« 機械の電源を入れたままセンサコネクタを接続 | トップページ | アルテラFPGA開発環境QuartusIIでVerilogHDLと回路図の同居 »

2014年11月 1日

アルテラ社のFPGA開発環境QuartusII13.1

アルテラ社のFPGA開発環境QuartusII13.1(クウォータス・ツー13.1)

を1日触っていて

やっと論理合成に成功しました。

Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 229 warnings

この成功メッセージにたどり着くまで、

右往左往。

まだ、229個のワーニングがあります。

「Qsys(キューシス)」という大規模回路設計ソフトを使うと

(エラーがなければ)

あっという間にドッカーンと大きな回路ができます。

その周りにオリジナル回路をつなげていくのですが、

つなぎ方がわからない。

Error (17044): Illegal connection found on I/O input buffer primitive

Error (12014): Net "xxx" cannot be assigned more than one value

Error (12015): Net is fed by "GND"

Error (15700): Termination calibration block atom "xxx" uses RZQIN port, which must be connected to a dedicated I/O atom with no other fanout

こういうエラーメッセージをみて

「は、はーん」とわかって、

修正箇所のにおいがわかるまでに、

1日。

おじさん、スキルが向上したかな?

まだ、ワーニングがいっぱい。

本格的なコーディングはこれから。

■リンク: 「モーションおやじ」のノウハウ

プライムモーション社

リアルタイムWindows 40軸超高速マシンコントローラ

|

« 機械の電源を入れたままセンサコネクタを接続 | トップページ | アルテラFPGA開発環境QuartusIIでVerilogHDLと回路図の同居 »

技術」カテゴリの記事

コメント

コメントを書く



(ウェブ上には掲載しません)


コメントは記事投稿者が公開するまで表示されません。



« 機械の電源を入れたままセンサコネクタを接続 | トップページ | アルテラFPGA開発環境QuartusIIでVerilogHDLと回路図の同居 »