« アルテラ社のFPGA開発環境QuartusII13.1 | トップページ | デジタルファイバーセンサを使う »

2014年11月 2日

アルテラFPGA開発環境QuartusIIでVerilogHDLと回路図の同居

アルテラFPGA開発環境QuartusIIでVerilogHDLと回路図の同居

超シンプルな構成で、やってみました。

Schmatic_verilog_141102

TOP階層は、Verilog記述。

その中に回路図を入れるという構成。

いちおう、論理合成は成功しました。

資産の非同期論理回路図があって、同期化修正に時間がかるので、

そのまま、使用します。

■リンク: 「モーションおやじ」のノウハウ

プライムモーション社

リアルタイムWindows 40軸超高速マシンコントローラ

|

« アルテラ社のFPGA開発環境QuartusII13.1 | トップページ | デジタルファイバーセンサを使う »

技術」カテゴリの記事

コメント

コメントを書く



(ウェブ上には掲載しません)


コメントは記事投稿者が公開するまで表示されません。



« アルテラ社のFPGA開発環境QuartusII13.1 | トップページ | デジタルファイバーセンサを使う »